---

---

7.2 LogickÊ operace a jejich reprezentace elektronickými obvody

7.2.1 ZĂĄkladnĂ­ pojmy

ObjektĹŻ, kterĂŠ nabĂ˝vajĂ­ pouze dvou opačnĂ˝ch stavĹŻ existuje v praxi celĂĄ řada a některĂŠ z nich byly vyjmenovĂĄny v předchozĂ­m odstavci.

Velice snadno si lze představit situaci, kdy rozhodovĂĄnĂ­ o dalĹĄĂ­ činnosti resp. stavu objektu zĂĄvisĂ­ na stavech několika takovĂ˝ch entit. MĂĄ-li tato dalĹĄĂ­ činnost resp. stav objektu rovněž charakter dvoustavovĂŠ entity, pak se počet moĹžnĂ˝ch kombinacĂ­ vstupnĂ­ch tj. nezĂĄvislĂ˝ch parametrĹŻ (kterĂ˝ch je při n vstupnĂ­ch parametrech 2ⁿ) musĂ­ nutně redukovat na 2 stavy vĂ˝stupnĂ­ho objektu, například při m kombinacĂ­ch nabude vĂ˝stupnĂ­ objekt jednoho stavu a při zbylĂ˝ch 2ⁿ - m stavu druhĂŠho. Potřebujeme proto určitĂ˝ předpis, podle kterĂŠho bychom byli schopni přiřadit sobě odpovĂ­dajĂ­cĂ­ stavy vstupnĂ­ch proměnnĂ˝ch a stav vĂ˝stupnĂ­ho objektu. TakovĂ˝ předpis se nazĂ˝vĂĄ logickĂĄ funkce n proměnnĂ˝ch. Proces rozhodovĂĄnĂ­, tj. vĂ˝běru odpovĂ­dajĂ­cĂ­ch si stavĹŻ nazĂ˝vĂĄme logickou operacĂ­ a dvoustavovĂŠ entity, se kterĂ˝mi pracujeme, logickĂŠ proměnnĂŠ. Hodnoty resp. stavy, kterĂŠ logickĂŠ proměnnĂŠ nabĂ˝vajĂ­ se označujĂ­ zpravidla 1 a 0 (logickĂĄ jednička a logickĂĄ nula), případně H a L (high and low, zejmĂŠna v popisech elektronickĂ˝ch schĂŠmat s logickĂ˝mi obvody) nebo takĂŠ T a F (true a false, zejmĂŠna v počítačovĂ˝ch programech).

Intuitivně lze tuĹĄit, Ĺže sloĹžitějĹĄĂ­ logickĂŠ funkce bude moĹžnĂŠ realizovat kombinacĂ­ těch nejjednoduĹĄĹĄĂ­ch, tj. těch, kterĂŠ pouŞívajĂ­ pouze dvou vstupnĂ­ch logickĂ˝ch proměnnĂ˝ch. Z těchto logickĂ˝ch funkcĂ­ byly zvoleny dvě, kterĂŠ se pouŞívajĂ­ pro reprezentaci vĹĄech ostatnĂ­ch. Těmito logickĂ˝mi funkcemi jsou tzv. logickĂ˝ součet a logickĂ˝ součin. LogickĂ˝ součet reprezentuje rozhodovĂĄnĂ­ typu NEBO a logickĂ˝ součin rozhodovĂĄnĂ­ typu A . Pro případ dvou logickĂ˝ch proměnnĂ˝ch platĂ­ v případě NEBO nĂĄsledujĂ­cĂ­ pravdivostnĂ­ tabulka:

Jak uvedeno v tabulce, uŞívĂĄ se pro označenĂ­ logickĂŠho součtu obvykle stejnĂŠho symbolu jako pro součet algebraickĂ˝. Lze se vĹĄak setkat i s jinĂ˝mi symboly (například A Ăš B atd.). Z tabulky je vidět, Ĺže pro to, aby vĂ˝sledek logickĂŠho součtu nabyl hodnoty 1 stačí, aby alespoň jedna z logickĂ˝ch proměnnĂ˝ch nabyla hodnoty 1. MajĂ­-li např. dvě nebo vĂ­ce logickĂ˝ch proměnnĂ˝ch tvořícĂ­ch logickĂ˝ součet hodnotu 1, nemĹŻĹže ovĹĄem tento nabĂ˝ti jinĂŠ hodnoty neĹž 1, neboĹĽ vĂ˝sledek logickĂŠho součtu je rovněž dvoustavovĂĄ proměnnĂĄ.

Pro logický součin platí následující pravdivostní tabulka:

Pro logickĂ˝ součin budeme uŞívat označenĂ­ A.B event. AB; jinĂŠ symboly např. A  ĹŽ   B se uŞívajĂ­ mĂĄlo. Aby tedy vĂ˝sledek logickĂŠho součinu nabyl logickĂŠ hodnoty 1, je nutnĂŠ, aby vĹĄechny logickĂŠ proměnnĂŠ, tvořícĂ­ tento součin nabyly hodnoty 1, jinak nabĂ˝vĂĄ vĂ˝sledek hodnoty 0.

Kromě těchto dvou operacĂ­ pro logickĂŠ funkce dvou proměnnĂ˝ch je třeba jeĹĄtě zavĂŠst logickou funkci jednĂŠ proměnnĂŠ. Je vĂ˝hodnĂŠ zavĂŠst funkci negace, tj.funkci, kterĂĄ přiřazuje logickĂŠ proměnnĂŠ tu hodnotu, kterou nemĂĄ, tj. logickĂŠ nule jedničku a naopak. Pro logickou proměnnou X je označenĂ­ negace X.

V nĂĄsledujĂ­cĂ­m odstavci si dokĂĄĹžeme, Ĺže dvojstavovĂŠ proměnnĂŠ spolu s uvedenĂ˝mi operacemi tvoří tzv. Booleovu algebru.

7.2.2 Booleovy algebry a jejich vlastnosti

V předchĂĄzejĂ­cĂ­m odstavci jsme se zmĂ­nili, Ĺže mnoĹžina dvojstavovĂ˝ch proměnnĂ˝ch spolu s operacemi logickĂŠho součtu, součinu a negace tvoří tzv. Booleovu algebru. Pojem Booleovy algebry je vĹĄak obecnějĹĄĂ­, takĹže nĂĄmi uvedenĂĄ mnoĹžina je jen jejĂ­ speciĂĄlnĂ­ případ. Vyvinul se v nĂĄvaznosti na analogii mezi mnoĹžinovĂ˝mi operacemi sjednocenĂ­ a prĹŻnik a aritmetickĂ˝mi operacemi sčítĂĄnĂ­ a nĂĄsobenĂ­. Rozsah a dĹŻleĹžitost tĂŠto analogie objasnil jako prvnĂ­ britskĂ˝ matematik George Boole (1815-1864), kterĂ˝ poloĹžil zĂĄklady algebraickĂŠ teorie mnoĹžin před vĂ­ce neĹž 100 lety.

Obecně je Booleova algebra definována takto:

Booleova algebra je mnoĹžina B prvkĹŻ a, b, c, ... s nĂĄsledujĂ­cĂ­mi vlastnostmi:

a) B mĂĄ dvě binĂĄrnĂ­ operace,  ĹŽ (prĹŻnik) a  Ú  ( sjednocenĂ­ ), kterĂĄ jsou

idempotentní a Ů a = a Ú a = a

komutativní a Ů b = b Ů a , a Ú b = b Ú a

asociativnĂ­ a ĹŽ (b ĹŽ c) = (a ĹŽ b) ĹŽ c

a Ú (b Ú c) = ( aÚ b) Ú c

b) tyto operace vyhovujĂ­ zĂĄkonĹŻm absorpce

a Ů (b Ú b) = a Ú ( a Ů b) = a

c) obě operace jsou distributivní

a Ů ( b Ú c) = ( a Ů b ) Ú ( a Ů c )

a Ú ( b Ů c) = ( a Ú b) Ů ( a Ú c )

d) obsahuje univerzĂĄlnĂ­ ohraničenĂ­ 0 a 1 , kterĂĄ vyhovujĂ­ vztahĹŻm

0 Ů a = 0 , 0 Ú a = a ,

e) B mĂĄ unĂĄrnĂ­ operaci

tvořenĂ­ komplementu s vlastnostmi:

a

DĂĄle lze z definice dokĂĄzat řadu vlastnostĂ­ BooleovĂ˝ch algeber. Jsou to předevĹĄĂ­m zobecněnĂŠ distributivnĂ­ zĂĄkony:

pro x, a₁, a₂ , ...., a_n Î B

pro a_i, b_j , Î B; i = 1, 2, ...., n; j = 1, 2, ...., m, kde

Dále se dají dokázat zobecněné de Morganovy zákony

Pro dalĹĄĂ­ vĂ˝klad budeme potřebovat nĂĄsledujĂ­cĂ­ větu. KaĹždĂ˝ BooleovskĂ˝ vĂ˝raz (tj. vĂ˝raz utvořenĂ˝ pomocĂ­ operacĂ­ " ĹŽ  ", " Ú  ", " Äž  ", ve kterĂŠm se vyskytuje n prvkĹŻ x₁, .., x_n se dĂĄ vyjĂĄdřit prĂĄvě jednĂ­m zpĹŻsobem jako sjednocenĂ­ tzv. minimĂĄlnĂ­ch booleovskĂ˝ch polynomĹŻ, tj. vĂ˝razĹŻ tvaru , kde buď a_i = X_i: nebo a_i = . Tomuto tvaru BooleovskĂŠho vĂ˝razĹŻ (nebo BooleovskĂŠ funkce) se říkĂĄ disjunktivnĂ­ kanonickĂ˝ tvar. MinimĂĄlnĂ­m booleovskĂ˝m polynomĹŻm se často říkĂĄ mintermy (z anglickĂŠho minimal polynomial term). DĹŻkaz tĂŠto věty nenĂ­ sloĹžitĂ˝, avĹĄak vybočuje jiĹž z rĂĄmce těchto skript. Čtenář jej mĹŻĹže najĂ­t v běžně dostupnĂŠ literatuře.
DĂĄ se ukĂĄzat, Ĺže pro n proměnnĂ˝ch X₁, ..., X_n existuje 2ⁿ rĹŻznĂ˝ch minimĂĄlnĂ­ch polynomĹŻ X₁ X₂ ...X_n, ₁X₂... X_n, . Z těchto polynomĹŻ pak mĹŻĹžeme utvořit celkem kombinacĂ­, coĹž je takĂŠ celkovĂ˝ počet rĹŻznĂ˝ch booleovskĂ˝ch funkcĂ­ n proměnnĂ˝ch, protoĹže podle prĂĄvě uvedenĂŠ věty je vyjĂĄdřenĂ­ v minimĂĄlnĂ­ch polynomech jednoznačnĂŠ.
Pro úplnost je třeba ještě uvést, že právě tak, jako pomocí minimálních polynomů, se dá každá Booleovská funkce vyjádřit jednoznačně jako průnik tzv. maximálních booleovských polynomů (maxtermů), což jsou výrazy tvaru ,kde opět buď a_i=X_i nebo a_i = .

ProtoĹže je vĹĄak zřejmĂŠ, Ĺže lze pomocĂ­ de MorganovĂ˝ch zĂĄkonĹŻ snadno převĂĄdět tvar mintermovĂ˝ na tvar maxtermovĂ˝ (vyjĂĄdříme-li nejprve inversi poĹžadovanĂŠ funkce F v jednom tvaru a pak aplikujeme de MorganĹŻv zĂĄkon, abychom zĂ­skali tj. F), nenachĂĄzĂ­ maxtermovĂ˝ tvar tak ĹĄirokĂŠ vyuĹžitĂ­ jako mintermovĂ˝.

Z definice Booleovy algebry plyne, Ĺže mnoĹžina dvoustavovĂ˝ch (logickĂ˝ch) proměnnĂ˝ch tvoří Booleovu algebru. LogickĂ˝ součin je prĹŻnikem a logickĂ˝ součet sjednocenĂ­m kterĂŠ jsou:

1. komutativnĂ­

(A + B) = (B + A)

(A . B) = (B . A)

2 .asociativnĂ­

A + B + C = A + (B + C) = (A + B) + C

A .B .C = A .(B .C) = (A .B) .C

3. distributivnĂ­

A .(B + C) = A .B + AC

A + (B .C) = (A + B) .(A + C)

UnĂĄrnĂ­ operace je tvořenĂ­ inverze : A ÂŽ vytvoří negovanĂ˝ komplement logickĂŠ proměnnĂŠ.

T a b u l k a 5.2

Funkce	Název funkce	Logický člen	Algebraický výraz
f0	konstanta		0
f1	logický součet	NEBO(OR,ODER)	a + b
f2	implikace
f3	implikace
f4	Shefferova funkce	NAND
f5	logický součin	A ( AND,UND)	ab
f6	inhibice
f7	inhibice
f8	Pierceova funkce	NOR
f9	identita		a
f10	identita		b
f11	ekvivalence
f12	neekvivalence	Exclusive OR
f13	negace	NE (NOT,NICHT)
f14	negace	NE (NOT,NICHT)
f15	konstanta		1

PomocĂ­ zĂĄkladnĂ­ch operacĂ­ logickĂŠho součtu součinu a negace mĹŻĹžeme pro jednu logickou proměnnou vytvořit devět zĂĄkladnĂ­ch identit:

1. A =  identita invert

2. A^. 1 = A

3. A^. 0 = 0 identity logického součinu

4. A.A = A

5.

6. A+1 = 1

7. A+0 = A  identity logickĂŠho součtu

8. A+A = A

9.

DĂĄle v Booleově algebře logickĂ˝ch proměnnĂ˝ch mĹŻĹžeme de Morganovy teorĂŠmy vyjĂĄdřit pro dvě logickĂŠ proměnnĂŠ ve tvaru:

UvedenĂ˝ch vztahĹŻ a identit mĹŻĹžeme vyuŞít ke zjednoduĹĄenĂ­ sloĹžitějĹĄĂ­ch logickĂ˝ch funkcĂ­.

Jak bylo uvedeno v obecnĂŠ části z Booleovy algebry plyne, Ĺže dvěma logickĂ˝mi proměnnĂ˝mi lze realizovat celkem 2⁴ = 16 funkcĂ­, z nichĹž některĂ˝m se dostalo zvlĂĄĹĄtnĂ­ho pojmenovĂĄnĂ­. Přehled těchto funkcĂ­ je uveden v tabulce 5.2.

MnoĹžina logickĂ˝ch operacĂ­ nenĂ­ ovĹĄem jedinĂĄ BooleovskĂĄ algebra. Čtenář si mĹŻĹže snadno ověřit, Ĺže například podmnoĹžiny určitĂŠ mnoĹžiny M, ve kterĂŠ je definovĂĄn prĹŻnik, sjednocenĂ­ a tvořenĂ­ komplementu zpĹŻsobem běžnĂ˝m pro tyto mnoĹžinovĂŠ operace, tvoří rovněž Booleovu algebru.

7.2.3 Reprezentace zåkladních logických funkcí elektronickými obvody

Obdobně jako při návrhu lineárních obvodů je i číslicový obvod složen z řady bloků, z nichž každý generuje specifickou logickou funkci. Takový blok, který vytváří složitější logickou funkci budeme nazývat logická síť a jednodušší logický obvod reprezentující zpravidla logickou funkci dvou proměnných budeme nazývat logickým členem. Hranice mezi těmito dvěma pojmenováními však není jednotná, zejména při návrhu složitějších logických sítí je tendence označovat logickým členem i složitější logický obvod např. více než dvou proměnných; v podstatě se tohoto názvu často užívá pro integrovaný obvod v jednom pouzdře. My se však v těchto skriptech přidržíme zavedeného pojmenování.
Jak plyne z Booleovy algebry, je možné libovolnou logickou funkci vyjádřit kombinaci logického součtu nebo logického součinu a operace negace. Chceme-li tedy sestrojit obvod, který by modeloval nějakou zadanou logickou funkci, musíme mít k dispozici obvody, které generují uvedené základní logické funkce. Elektronické obvody pro generaci uvedených funkcí nazýváme po řadě: hradlo “OR”, hradlo “AND” a invertor. Zde se budeme zabývat pouze nejjednoduššími obvody bez zřetele na event. zatížitelnost, rychlost apod. Takovými obvody je tzv. diodová logika DL- diode logic (přesněji řečeno odporově - diodová logika). Dříve než si rozebereme schémata, je třeba vysvětlit pojmy tzv. pozitivní a negativní logiky. Přiřazení logických stavů “0” a  “1” napěťovým úrovním je totiž zcela libovolné a záleží na tom kterém přístroji, jakého přiřazení používá. Pakliže stav logické “0” odpovídá nižšímu napětí na výstupu logického členu nežli stav logické “1”, hovoříme o tzv. pozitivní logice. Je-li tomu naopak, tj. logické “0” odpovídá vyšší napětí nežli logické “1”, pak se jedná o negativní logiku. Přitom je třeba zdůraznit, že nezáleží na velikosti napětí, obě mohou být kladná nebo obě záporná nebo jedno kladné a druhé záporné; pakliže logická “1” odpovídá kladnějšímu napětí, jedná se o pozitivní logiku, jinak je to logika negativní. Stejným způsobem se označuje logika tzv. dynamická (na rozdíl od právě popsané statické, neboli úrovňové logiky), kdy ovšem příslušné úrovně jsou na vstupech logických členů pouze po velmi krátkou dobu, tedy ve formě napěťových impulsů.
Vzhledem k tomu, že parametry reálného logického členu se různí kus od kusu (užívají se odpory s určitou tolerancí, tranzistory a diody, které mohou mít různé parametry), není možné stanovit přesnou hodnotu napětí odpovídající logické “0” resp. “1” v té které logické síti. Místo toho se logické členy konstruují tak, aby nebyly citlivé na změnu napětí vstupních parametrů pokud tyto leží v určitém intervalu napětí. Viz obr.7.1.

obr. 7.1a a 7.1b

Například pro hradla TTL (transistor-transistor-logic) jsou příslušné intervaly následující:

U_vst(0) = max. 0,8 V

U_vst(1) = min. 2 V

neboli pro logickou “0” je povolený interval vstupních napětí 0 - 0.8V pro logickou “1” 2 - 5 V. Hradlo samo má zaručovaná výstupní napětí:

U_výst(1) = min. 2,4 V

U_výst(0) = max. 0,4 V

tj. hluboce v povolené toleranci napětí vstupních. Napájecí napětí je (5± 0,25) V. Uvedené hodnoty jsou typické pro tzv. tranzistorovou logiku a byly implementovány u celé řady výrobců logických obvodů. Zdaleka to však nejsou jediné napěťové úrovně u logických obvodů používané. Hradla s tranzistory řízenými elektrickým polem mají logické úrovně okolo 0 V a 9 V a existuje i tzv. logika s vysokou šumovou imunitou HLL (high-level-logic), kde napěťová úroveň logické “1” je řádu 10 - 50 V. S takovými napěťovými logickými úrovněmi pracují řídicí systémy v provozech, kde je zvýšená úroveň elektromagnetického rušení. Na druhé straně pro speciální přístroje s nízkým napájecím napětím (náramkové hodinky) byly vyvinuty obvody, kde jsou logické úrovně mezi 0 V a 3 V i níže.

Pokud nebude výslovně uveden opak, budeme se v těchto skriptech zabývat pouze pozitivní logikou. Podívejme se nyní na elektronickou reprezentaci hradla typu OR na obr. 7.2. Jak již bylo uvedeno, hradlo tohoto typu je vybaveno (na jeho výstupu je úroveň logické 1), je-li alespoň jeden z jeho vstupů vybaven.

obr. 7.2

Jestliže předpokládáme ideální diody (tj. nekonečný odpor v závěrném směru a nulový v propustném směru), je funkce obvodu následující: Pro vstupní napětí E_x > e nebo E_y > e je odpovídající dioda otevřena a výstupní napětí kombinace je rovno E_x,y (předpokládáme-li, že zdroje napětí E_x,y i  zdroj napětí e mají vnitřní odpor nulový). Je-li např. napětí E_x na vstupu X , pak dioda D_y je uzavřená, pokud napětí na vstupu E_y není větší než E_x. Pak se naopak zavře dioda D_x, vede D_y a výstup kopíruje napětí na vstupu Y.Všimneme-li si výstupního odporu tohoto hradla vidíme, že ve stavu logické 0 je roven odporu R, ve stavu logické 1 je nulový. Pokud používáme reálné diody a reálné zdroje napětí logických úrovní X a Y, musíme počítat s jejich vnitřním odporem r_i, odporem diod v propustném směru a se zbytkovým napětím na diodách U_D (u germaniových diod ~  0,2V, u křemíkových ~  0,7V). Zbytkové napětí na diodách má tu výhodu, že není třeba používat zdroj napětí, který nám předtím vytvářel oblast napětí pro úroveň logické 0 (logická 0 byla od 0V do e  V), neboť diody se neotevřou, pokud vstupní napětí nepřekročí U_D. Zahrneme-li odpor diod v propustném směru do vnitřních odporů zdrojů logických úrovní, bude při aplikaci napětí E_x = E napětí na výstupu rovno:

Jsou-li oba vstupy na úrovni E , bude výstupní napětí

Výstupní odpor hradla bude ve stavu logickÊ 1 roven

resp.

tedy pro

je resp.

Vidíme, že i v takovémto jednoduchém případě je nezbytné, aby logický člen zpracovávající informaci z tohoto hradla byl necitlivý na změnu úrovně logické 1 v rozmezí a logické 0 v rozmezí

Elektronický model logického součinu funkce AND, je zobrazen na obr. 7.3 spolu s pravdivostní tabulkou. Funkci hradla lze z obrázku snadno odvodit; připomeňme jen, že u tohoto hradla je výstupní odpor roven R při úrovni logické jedničky (tedy naopak než u diodového hradla OR) a bude roven vnitřnímu odporu diody (resp. jeho polovině) ve stavu logické 0. Je tedy výstup hradla vysokoohmový ve stavu logické 1 a nízkoohmový ve stavu logické 0; naopak než u diodového hradla OR. Podobně jako v případě hradla OR si čtenář může ověřit platnost zákonů agresivnosti a neutrálnosti.

Je nasnadě, že vzhledem k platnosti zákona asociativního pro konjunkci i disjunkci lze výrazy

X = A_1 A_2 A_3 A₄ ..... A_{n   Â} a   Y = B_1 + B₂+ B₃+ B₄+ ..... + B_n  

považovat za smysluplné. V prvém případě bude X rovno 1 právě když všechny logické proměnné A_i budou rovny 1 , ve druhém případě bude Y rovno 1 právě když alespoň jedna logická proměnná B_i, bude rovna 1. Je rovněž zřejmé, že u schémat uvedených na obr. 7.2 a 7.3 lze zvětšit počet vstupů hradel prostým zvětšením počtu příslušných vstupních diod.

obr. 7.3

Funkci logické inverze “NOT” je možno vytvořit transistorovým zesilovačem, pracujícím ovšem ne v lineárním, ale ve spínacím režimu. Je zřejmé, že zapojíme-li tranzistor do obvodu podle obr. 7.4 a budeme-li zvětšovat proud do jeho báze, bude jeho kolektorové napětí klesat tak, jak to odpovídá jeho výstupním charakteristikám a zatěžovací přímce. Od určitého proudu báze však zjistíme, že napětí U_KE se prakticky nesnižuje - transistor je ve stavu nasycení. Je to stav, kdy jak emitorový přechod, tak kolektorový jsou pólovány v propustném směru, a napětí mezi kolektorem s emitorem je v podstatě dáno rozdílem napětí na přechodu báze-emitor a na přechodu báze - kolektor. Prakticky u křemíkového tranzistoru je toto tzv. saturační napětí U_sat řádu 0,2 V a u germaniového tranzistoru řádu 0,1 V. Báze je při tom nasycena minoritními nosiči náboje a veškerý přírůstek proudu báze jde na úkor přírůstku proudu emitoru. Při zvyšování kolektorového proudu U_sat roste; tuto závislost lze aproximovat přímkou a její směrnice se nazývá saturační odpor R_sat. Tato přímka neprochází počátkem; její rovnice je , kde závisí na vlastnostech tranzistoru; je obvykle . Přestaneme-li dodávat proud do báze tranzistoru, uzavřou se obě diody (BE, BK) a přebytek minoritních nosičů v bázi je opět odsáván el. polem v oblasti kolektorového přechodu. Je zřejmé, že čím více minoritních nosičů bylo v bázi před vypnutím, tím déle bude trvat, než kolektor odsaje všechny minoritní nosiče v bázi a kolektorový proud klesne na nulu. Proto je vhodné zabezpečit, aby tranzistor

obr 7.4a

obr. 7.4b

v sepnutém stavu pracoval na okraji oblasti nasycení: to lze dosáhnout např. použitím tzv. desaturačních diod (viz další odstavec), zapojených mezi bázi a kolektor. Kondenzátor C_B napomáhá urychlení přechodového procesu odstranění minoritních nosičů z báze, když měníme napětí vstupu z 1 na 0. Funkce obvodu na obr. 7.4 je tedy následující: při aplikaci napětí o logické úrovni 1 na vstup X invertoru zvětšíme proud báze natolik, že tranzistor uvedeme do saturace. Na výstupu je tedy napětí U_sat, které je obvykle 1/4 až 1/3 povoleného rozsahu napětí pro logickou 0. Přivedeme-li na vstup zařízení napětí o logické úrovni 0, je tranzistor vypnut a na jeho kolektoru (tedy na výstupu invertoru) je plné napájecí napětí volené tak, aby odpovídalo úrovni logické 1. Obvod tedy plní logickou funkci negace.

7.2.4 IntegrovanĂŠ logickĂŠ systĂŠmy

Rozvoj číslicové mikroelektroniky si lze jen těžko představit bez aplikace integrovaných obvodů. Jsou to obvody, které na destičce velikosti několika čtverečních milimetrů soustřeďují řadu elektronických prvků, tj. tranzistorů, diod, odporů. Podle technologie výroby rozlišujeme integrované obvody na hybridní a monolitické.

Hybridní integrované obvody obsahují pasivní a aktivní součástky, které se připevní na jednu nosnou destičku, vzájemně propojí a zapouzdří. Přitom aktivními součástkami nemusí být jednotlivé tranzistory, ale i monolitické integrované obvody (tzv. čipy). Příkladem takových obvodů může být operační zesilovač, obsahující kromě čipu monolitického operačního zesilovače, také kompenzační kondenzátory a řadu vstupních a zpětnovazebních odporů. Obecně je možno říci, že se touto technologií vyrábějí obvody, které ke své funkci potřebují stabilní a přesné odpory. Takovéto odporové sítě se monolitickou technologií vyrábějí obtížně a je proto lépe je vyrobit zvlášť, například technologií napařených tenkých vrstev odporového materiálu a následnou laserovou kalibrací.

V monolitických integrovaných obvodech jsou všechny potřebné prvky soustředěny na jediné destičce polovodiče, nejběžněji křemíku. Technologickým postupem jsou na této destičce vytvořeny jak aktivní, tak pasivní prvky i vzájemné propoje součástek. Pouzdření takového obvodu probíhá tak, že se pouze propojí kontaktovací plošky na destičce s vývody pouzdra. O různých technologiích výroby integrovaných obvodů se může čtenář dočíst v běžně dostupné literatuře.

Naprostá většina elektronických číslicových systémů je vyráběna monolitickou technologií. Hybridní obvody se používají většinou jen u převodníků číslo-analog a analog-číslo. V tomto odstavci se soustředíme na monolitické integrované logické systémy a popíšeme si jejich přednosti a nedostatky. Podle stupně integrace rozlišujeme malou integraci (SSI, small scale integration); sestává se z méně než cca 15 logických obvodů v jednom čipu. Jestliže je na jednom čipu více než 15 a méně než 100 logických obvodů, mluvíme o obvodu se středním stupněm integrace (MSI, medium scale integration). Obvody velké integrace (LSI, large scale integration) mají v jednom čipu logických obvodů více než sto. Současné mikroprocesory a čipové sady osobních počítačů jsou obvody velmi velkého stupně integrace (ELSI, extremely large scale of integration); u mikroprocesoru i486 se jedná o cca 1,2 milionu aktivních polovodičových prvků na jednom čipu, u Pentia je to cca 3x více.

7.2.4.1 SystĂŠm DCTL

Přímo vázaná tranzistorová logika DCTL (Direct-Coupled-Transistor-Logic) je nejjednodušším typem logiky, který ve své skladbě používá tranzistorů. Základním hradlem těchto obvodů je hradlo NOR, které je znázorněno na obr. 7.5.

obr. 7.5

Obvod je tvořen několika tranzistory s propojenĂ˝mi a uzemněnĂ˝mi emitory a společnĂ˝m kolektorovĂ˝m odporem. Je zřejmĂŠ, Ĺže stačí, aby jeden z tranzistorĹŻ byl vybuzen do saturace a jiĹž napětĂ­ na vĂ˝stupu klesne na jeho saturačnĂ­ napětĂ­, tj. na napětĂ­ řádu 0,1 V. OtevřenĂ­ eventuĂĄlnĂ­ch dalĹĄĂ­ch tranzistorĹŻ nezpĹŻsobĂ­ jiĹž podstatnou změnu vĂ˝stupnĂ­ho napětĂ­. Hradla jsou v tomto systĂŠmu propojena přímo jak je takĂŠ ukĂĄzĂĄno na obr. 7.5. Proto napětĂ­ na vĂ˝stupu tohoto hradla v nevybuzenĂŠm stavu zpravidla nepřekročí Ăşroveň 1 V (je omezeno napětĂ­m na diodě bĂĄze-emitor nĂĄsledujĂ­cĂ­ho hradla). Předpokladem pro sprĂĄvnou funkci systĂŠmu těchto hradel je naprostĂĄ shoda charakteristik jednotlivĂ˝ch tranzistorĹŻ, jinak tranzistor s niŞťím napětĂ­m bĂĄze-emitor spotřebuje větĹĄinu proudu plynoucĂ­ho z kolektorovĂŠho odporu předchĂĄzejĂ­cĂ­ho hradla a tranzistory s vyĹĄĹĄĂ­m napětĂ­m bĂĄze-emitor zĹŻstanou nevybuzeny. TĂ­m vznikajĂ­ potĂ­Ĺže propojovĂĄnĂ­ jednotlivĂ˝ch hradel mezi sebou, pokud nenĂ­ systĂŠm umĂ­stěn na jedinĂŠm čipu. Tento systĂŠm proto nedosĂĄhl ĹĄirĹĄĂ­ho uplatněnĂ­ v praxi; myĹĄlenka se vĹĄak uplatnila u systĂŠmu I²L..

7.2.4.2 SystĂŠm RTL

obr. 7.6

Aby se redukoval efekt nestejných charakteristik tranzistorů, byly vloženy odpory do bázových přívodů každého tranzistoru. Tím vznikla tzv. odporově-tranzistorová logika RTL (Resistor-Transistor-Logic). Obvody této logiky se již po určitou dobu vyráběly v integrované formě, postupně však byly vytlačeny jinými systémy s lepšími parametry. Základním hradlem je zde opět NOR, jehož schéma je na obr. 7.6. Zařazením odporů do bází tranzistorů se rovněž zvýšila schopnost hradla budit více následujících logických obvodů. Proti přímo vázané logice se však snížila spínací rychlost obvodu, neboť parazitní kapacity se nyní musely nabíjet přes větší odpor. Proto se někdy přidávaly paralelně ke vstupním odporům tzv. urychlovací kondenzátory (na obr. 7.6 čárkovaně), které tvořily s parazitní vstupní kapacitou kapacitní dělič napětí.

7.2.4.3 SystĂŠmy DTL

SystĂŠm diodovĂŠ tranzistorovĂŠ logiky DTL (Diode-Transistor-Logic) je jednĂ­m z obvodĹŻ, kterĂŠ se pro speciĂĄlnĂ­ účely jeĹĄtě vyrĂĄbějĂ­. ZĂĄkladnĂ­m hradlem tohoto systĂŠmu je NAND a vzniklo v podstatě kombinacĂ­ diodovĂŠho obvodu AND s invertorem - obr. 7.7. Dioda D_S zajiĹĄĹĽuje, Ĺže tranzistor zĹŻstane uzavřen, pakliĹže alespoň jeden ze vstupĹŻ je uzemněn, tj. v bodě X je napětĂ­ rovnĂŠ spĂĄdu na přísluĹĄnĂŠ diodě a v bodě Y je napětĂ­ nulovĂŠ. Jako D_S se obvykle uŞívajĂ­ dvě diody v sĂŠrii, čímĹž se zvětĹĄĂ­ ĹĄumovĂĄ imunita hradla. OdporovĂ˝ dělič v bĂĄzi invertoru je volen tak, aby v případě logickĂ˝ch jedniček na vstupech byl tranzistor saturovĂĄn. VstupnĂ­ odpor hradla je velkĂ˝, je-li vstup na Ăşrovni logickĂŠ 1 a rovnĂĄ se prakticky R₁, je-li vstup na Ăşrovni logickĂŠ 0. VĂ˝stupnĂ­ odpor ve stavu logickĂŠ 1 je roven kolektorovĂŠmu odporu a ve stavu logickĂŠ nuly je velmi malĂ˝. Hradla se tedy dajĂ­ snadno řadit za sebe, typickĂŠ zpoĹžděnĂ­ signĂĄlu na jedno hradlo je 25 ns. VĂ˝roba v monolitickĂŠ formě nenĂ­ obtĂ­ĹžnĂĄ. Koncepce systĂŠmu skĂ˝tĂĄ moĹžnost zařadit mĂ­sto diody D_S Zenerovu diodu a tĂ­m zĂ­skat systĂŠm s extrĂŠmně vysokou ĹĄumovou imunitou.

obr. 7.7

7.2.4.4 SystĂŠmy TTL

Největšího rozšíření dosáhly ve své době integrované logické systémy TTL (Transistor-Transistor-Logic). V dnešní době jsou však nahrazovány systémy STTL, MOS a CMOS, které mají nižší spotřebu a srovnatelnou rychlost. Zachovala se však definice logických úrovní; pokud má moderní logický systém stejně definované napěťové úrovně logické nuly a jedničky, nazývá se kompatibilní s TTL na logických úrovních (logic level TTL compatible). V těchto obvodech jsou vstupní diody nahrazeny víceemitorovým tranzistorem. Víceemitorový tranzistor se totiž relativně snadno vyrábí standardní planární technologií a jeho výroba je ekonomičtější než výroba několika izolovaných diod. Navíc při běžném provozu jsou hradla TTL rychlejší než DTL zhruba 2x; typická hodnota zpoždění se pohybuje okolo 12 ns. Základním hradlem je opět NAND, které je nakresleno na obr. 7.8.

obr 7.8

Aby byla umožněna vyšší zatížitelnost hradla, je na konci hradla zabudován koncový stupeň. Z důvodů omezení záporných napěťových špiček na vstupech hradla byly vstupy opatřeny ochrannými diodami, které nedovolí vyšší záporné napětí na vstupech než cca -0,6V. Funkce obvodu je následující:

a. Všechny vstupy jsou ve stavu logické jedničky.

V tomto případě tranzistor T₂ pracuje v inverznĂ­m reĹžimu. Tranzistor T₄ je saturovĂĄn a tranzistor T₃ je vybuzen. NapětĂ­ na kolektoru tranzistoru T₄ je přibliĹžně U_D + U_kesat. Aby byl tranzistor T₅ uzavřen (mĂĄ na bĂĄzi napětĂ­ U_k4) je do obvodu vloĹžena dioda D, kterĂĄ posunuje napětĂ­ emitoru T₅ na napětĂ­ U_kesat+U_D. Tranzistor T₃ je tedy otevřen a T₅ uzavřen. Na vĂ˝stupu je napětĂ­ U_kesat, coĹž je napětĂ­ logickĂŠ 0.

b. Jeden nebo vĂ­ce vstupĹŻ jsou ve stavu logickĂŠ nuly.

Pak je tranzistor T₄ a rovněž T₃ uzavřen a odpor R₁ zaručuje nasycenĂ­ tranzistoru T₅. Ten slouŞí nynĂ­ jako emitorovĂ˝ sledovač pro vĂ˝stupnĂ­ napětĂ­, takĹže mĹŻĹže do zĂĄtěže dodat podstatně větĹĄĂ­ proud neĹž tomu bylo u předchozĂ­ho zapojenĂ­. NapětĂ­ na vĂ˝stupu je menĹĄĂ­ neĹž E o spĂĄd na diodě bĂĄze-emitor tranzistoru T₅ a na diodě D, je tedy U₁ Âť E - 2 U_D. Je uĹžitečnĂŠ si vĹĄimnout, Ĺže napĂĄjecĂ­ napětĂ­ E nemĹŻĹžeme libovolně zmenĹĄovat. Je-li totiĹž T₃ otevřen, je napětĂ­ na bĂĄzi T₂ napětĂ­ U_B2  3U_D. Aby T₂ pracoval v inverznĂ­m reĹžimu, je třeba, aby napětĂ­ na emitoru T₂ bylo větĹĄĂ­ neĹž toto napětĂ­. Vzhledem k tomu, Ĺže emitorovĂŠ napětĂ­ T₂ je vlastně vĂ˝stupnĂ­ napětĂ­ předchĂĄzejĂ­cĂ­ho hradla stejnĂŠho typu (ve stavu logickĂŠ jedničky), musĂ­ bĂ˝t U₁> U_B2 neboli E > 5U_D. MinimĂĄlnĂ­ napětĂ­ logickĂŠ jedničky musĂ­ tedy bĂ˝t U_1 > 3U_D.
Na TTL hradlo v uvedeném zapojení může být zapojeno až 15 dalších hradel stejného typu. Typické zpoždění při průchodu hradla je  ł 10 ns a výkonová ztráta ł 15 mW.

Dvojčinný stupeň neumožňuje propojení několika výstupů popsaných hradel NAND paralelně. K tomu je zapotřebí dalšího hradla typu OR. Toto hradlo však můžeme vypustit, jestliže použijeme hradel s tzv. otevřeným kolektorem. Principiální zapojení hradla NAND s otevřeným kolektorem je na obr. 7.9.

obr. 7.9

Do výstupního obvodu je nutné zapojit vnější odpor, na který však můžeme připojit další hradlo s otevřeným kolektorem.

Spojením několika výstupů s otevřeným kolektorem přes vnější odpor vznikne funkce “montážního AND”. Protože však většinou spojujeme negované výstupy hradel (funkce NAND) vytvoří se (použitím transformace pomocí de Morganova teorému) funkce “montážního OR” (wired OR). Příklad paralelního zapojení dvou hradel je na obr 7.10. Ekvivalentní schema zapojení je na obr. 7.11. a logická funkce je dána následujícím Booleovským výrazem:

.

obr. 7.10 a 7.11

7.2.4.5 SystĂŠmy MTL (I²L)

Logické systémy, které byly dosud popsány, jsou vyráběny s různým počtem vstupů a na jednom čipu bývá umístěno více hradel. Tak například obvod 7400 je čtveřice dvojvstupových hradel NAND systému TTL. Abychom z takovýchto logických členů vytvořili požadovanou logickou funkci, je třeba vybrat z vyráběných typů a propojit na destičce s tištěnými spoji. Je-li logická funkce složitá, bude třeba řady logických členů a celý systém bude mít následující zjevné nevýhody:

1. Relativně vysoká cena potřebných logických členů,

2. relativně vysoká cena návrhu, provedení, osazení a  oživení plošného spoje,

3. parazitní kapacity a indukčnosti spojů mohou působit problémy při zvyšování rychlosti systému,

4. je-li systém složitý, většinou není možné využít všechny vstupy pouzder, aniž bychom neúměrně zkomplikovali propojení pouzder.

To znamená, že řada funkcí zůstane nevyužita.

Abychom tyto nevĂ˝hody obeĹĄli, musĂ­me přejĂ­t k vysokĂŠmu stupni integrace logickĂ˝ch členĹŻ na jedinĂŠm čipu a pokud moĹžno zjednoduĹĄit obvody jedinĂŠho hradla. To vĹĄe ovĹĄem při zachovĂĄnĂ­ vysokĂŠ rychlosti hradla a pokud moĹžno minimĂĄlnĂ­ho příkonu. Velice slibnĂ˝m systĂŠmem je tzv. integrovanĂĄ injekčnĂ­ logika (I²L) zvanĂĄ tĂŠĹž logika se sdruĹženĂ˝m tranzistorem MTL (Merged-Transistor-Logic); tento systĂŠm, jehoĹž zĂĄkladnĂ­ dvojvstupovĂŠ hradlo je na obr. 7.12 spolu s napĂĄjecĂ­mi a zatěžovacĂ­mi obvody, nepouŞívĂĄ v podstatě pasivnĂ­ prvky - odpory. VhodnĂ˝m nĂĄvrhem se navĂ­c dosĂĄhlo toho, Ĺže ani mezi jednotlivĂ˝mi tranzistory ani mezi hradly nenĂ­ třeba při vĂ˝robě difundovat izolačnĂ­ příkopy, coĹž podstatně zjednoduĹĄilo technologii vĂ˝roby. Součin příkon x zpoĹžděnĂ­ dosĂĄhl řádově desetin pJ (10^-12 J), coĹž je zhruba o 2 - 3 řády mĂŠně neĹž obvody TTL. ZĂĄkladnĂ­m hradlem tohoto systĂŠmu je NOR a lze rovněž snadno realizovat inverzi, tj. operaci NOT. DvojvstupovĂŠ hradlo se sklĂĄdĂĄ v podstatě ze tří tranzistorĹŻ, dvou struktury NPN (T₁ a T₂ na obr. 7.17) a jednoho PNP se dvěma kolektory (T₃ na obr. 7.12). BĂĄze T₃ a emitory T₁ a T₂ tvoří společnĂĄ zĂĄkladnĂ­ destička z polovodiče typu N.

obr. 7.12

KolektorovĂŠ oblasti T₃ jsou sdruĹženy s bĂĄzovĂ˝mi oblastmi T₁ a T₂ tak, Ĺže např. hornĂ­ kolektor T₃ a bĂĄze T₁ tvoří jednu difundovanou oblast P v zĂĄkladnĂ­ destičce polovodiče typu N. Emitor T₃ tvoří dalĹĄĂ­ difundovanou oblast P, geometricky uspořádanou tak, aby proud zavĂĄděnĂ˝ do emitoru T₃ se dělil rovnoměrně do bĂĄzĂ­ T₁ a T₂. Tranzistor T₃ tak tvoří injektor, kterĂ˝ postačí zĂĄsobovat bĂĄze T₁ a T₂ minoritnĂ­mi nosiči nĂĄboje v takovĂŠ míře, Ĺže oba tranzistory jsou v saturaci. Proud do emitoru T₃ se zĂ­skĂĄ jednoduĹĄe tak, Ĺže se vĹĄechny emitory na společnĂŠm čipu propojĂ­ a připojĂ­ se přes jedinĂ˝ odpor ke zdroji kladnĂŠho napĂĄjecĂ­ho napětĂ­ obvodu (tento odpor mĹŻĹže bĂ˝t realizovĂĄn rovněž na tĂŠmĹže čipu). Funkce obvodu je nĂĄsledujĂ­cĂ­: Jsou-li oba budicĂ­ tranzistory předchozĂ­ch hradel uzavřeny, injektor T₃ saturuje oba tranzistory T₁ a T₂ a na jejich kolektorech bude saturačnĂ­ napětĂ­ U_sat. Je-li jeden z budicĂ­ch tranzistorĹŻ (např. hornĂ­) otevřen, protĂŠkĂĄ jĂ­m proud injektoru a přísluĹĄnĂ˝ transistor (T₁) zĹŻstane uzavřen. NapětĂ­ na jeho kolektoru vĹĄak zĹŻstane rovnĂŠ U_sat, neboĹĽ T₂ je jeĹĄtě otevřen. Jsou-li pak oba budĂ­cĂ­ tranzistory otevřeny, tekou jimi proudy injektoru a oba T₁ i T₂ se uzavřou. Na jejich kolektorech vystoupĂ­ napětĂ­ na hodnotu odpovĂ­dajĂ­cĂ­ spĂĄdu napětĂ­ na diodĂĄch BE NPN tranzistorĹŻ nĂĄsledujĂ­cĂ­ho hradla. Obvod tedy plnĂ­ logickou funkci NOR , přičemĹž rozdĂ­l mezi logickou jedničkou a nulou je řádově 0.5 - 0.6 V, tj. U_D - U_sat. Vzhledem k tĂŠto nĂ­zkĂŠ hodnotě se logickĂŠ Ăşrovně před vĂ˝stupem z čipu transformujĂ­ na Ăşrovně TTL, aby byla zvýťena odolnost proti ruĹĄenĂ­. Uvnitř čipu je ĹĄumovĂĄ imunita velmi dobrĂĄ. Jednoduchost systĂŠmĹŻ MTL-I²L umoŞňuje hustotu aĹž 400 hradel/mm², coĹž odpovĂ­dĂĄ cca 1000-3000 hradel na jednom čipu.

Až dosud vybírané systémy obsahovaly tranzistor nebo tranzistory, které se dostatečným bázovým proudem uváděly do saturace a dosáhlo se malého napětí mezi kolektorem a emitorem. Tento způsob však není vhodný chceme-li dále zvyšovat rychlost hradel. U nasyceného tranzistoru vždy bude trvat určitou dobu, abychom odstranili přebytečné minoritní nosiče z báze a uvedli tranzistor do normálního režimu. Pro další snížení zpoždění v hradlech je třeba buď (1) zabezpečit, aby tranzistory pracovaly v právě saturovaném režimu, kdy je nahromaděný náboj minoritních nosičů v bázi minimální, nebo (2) zabezpečit, aby tranzistory vůbec v saturaci nepracovaly.

7.2.4.6 SystĂŠmy Schottky - TTL (STTL)

Všimněme si nejprve první možnosti. Aby tranzistor nebyl uveden do hluboké saturace, je třeba zabezpečit, aby napětí báze-kolektor U_BC Ł 0 (u tranzistoru NPN). Je-li U_BC @ 0, je tranzistor právě saturován. Této podmínky je možné dosáhnout pomocí tzv. Schottkyho diod. Schottkyho diody jsou tvořeny přechodem typu kov-polovodič, a mají voltampérovou charakteristiku velice podobnou diodě s přechodem P-N. (Tím se liší od tzv. ohmických kontaktů kov-polovodič, jejichž vodivost nezáleží na polaritě).

obr. 7.13a a 7.13b

Základní rozdíl proti P-N diodě je však ten, že proud Schottkyho diodou je tvořen převážně majoritními nosiči náboje, tedy elektrony, zatímco u P-N diody jsou rozhodující minoritní nosiče. Proto Schottkyho dioda má velmi malou dobu zotavení. Další výhoda Schottkyho diod tkví v tom,že napětí na nich v propustném směru je zhruba 0,3 V, což je cca polovina než u křemíkové P-N diody. Při použití Schottkyho diod jako desaturačních diod invertoru získáme strukturu na obr. 7.13.a. Přechod báze-kolektor tranzistoru je sice možné částečně pólovat v propustném směru, avšak tato skutečnost nemá podstatný vliv na dobu zotavení tranzistoru ve srovnání s právě saturovaným stavem. Slabě kladně pólovaný přechod báze-kolektor způsobí však pokles napětí U_CEsat , které je podstatně nižší než U_D. Závislost doby zpoždění invertoru na vstupním proudu pro obvod bez saturace a s desaturační diodou je na obr. 7.13.b. Poznamenejme ještě, že existují rovněž zapojení umožňující provést desaturaci invertoru s použitím normálního tranzistoru. Tyto systémy jsou výhodné tam, kde není možné nebo ekonomické zavádět do technologie výroby další operaci (která je naopak nutná pro vytvoření Schottkyho diod).

7.2.4.7 SystĂŠmy ECL

Popsané systémy, zejména TTL a STTL jsou vhodné a používané pro řadu číslicových zařízení; jejich cena je relativně nízká a propojování na desce je prakticky bez problémů. Nicméně existují aplikace, kde základním požadavkem je rychlost obvodu bez ohledu na spotřebu, cenu a rozměry obvodu. Jako příklad je možno uvést centrální procesory velkých počítačů, kde na rychlosti závisí možnosti nákladných periferií. Počítač sám o sobě je značná investice, takže poněkud vyšší cena, spotřeba, event. rozměry obvodů v procesoru nehrají takovou úlohu, jako jeho rychlost. Proto byly vyvinuty logické obvody, kde prakticky vůbec nedochází k saturaci tranzistorů, čímž se zhruba o řád snížila doba průchodu hradlem (vzhledem k logice TTL). Dalšího snížení doby průchodu se dosáhlo snížením rozkmitu napětí mezi logickou nulou a jedničkou na řádově 0,8 V.

Základním hradlem tohoto systému je hradlo OR/NOR, které sestává prakticky z diferenciálního zesilovače, jehož výstupy jsou odděleny emitorovými sledovači. Na jeden ze vstupů diferenciálního zesilovače je převedeno referenční napětí -U_B , druhá větev je znásobena na počet odpovídající počtu vstupů hradla. Princip funkce vysvětlíme na obr.7.14. V emitorech tranzistorů diferenciálního zesilovače je na obr.7.14 znázorněn zdroj proudu, což většinou bývá prostý odpor velikosti řádově 1 kW  . Napěťové úrovně jsou znázorněny na obr. 7.15,

obr. 7.14 a 7.15

kde U_D značí opět napětĂ­ na otevřenĂŠm přechodu bĂĄze-emitor pouĹžitĂ˝ch tranzistorĹŻ. NechĹĽ na vĹĄech vstupech hradla (tj. na bĂĄzĂ­ch T₁,T₂ ,T₃ )je napětĂ­ U_o. ProtoĹže U_o < U_B, jsou tranzistory T₁, T₂, T₃ zavřeny a na vĂ˝stupu NOR je napětĂ­ -U_D. To je tedy napětĂ­ logickĂŠ jedničky U₁ = -U_D. Přiveďme nynĂ­ alespoň na jeden vstup napětĂ­ U₁ (např. na bĂĄzi T₁). Tranzistor T₁ je blĂ­zek saturace, proto mĹŻĹžeme psĂĄt, Ĺže U_K1  U₁ a tedy U_vĂ˝st  U₁ - U_D. To je tedy napětĂ­ logickĂŠ nuly

U_o  U₁ - U_D = - 2 U_D.

Vidíme, že oba emitorové sledovače nejen že oddělují výstupy hradla, ale rovněž stejnosměrně posouvají výstupní logické úrovně tak, aby byly kompatibilní se vstupními. Rozdíl mezi logickou nulou a jedničkou se tedy rovná U_D. Tento systém logických obvodů je rovněž příkladem na pozitivní logiku, kdy obě logické úrovně jsou záporné.

Obvody ECL vznikly v roce 1962 a již v době svého vzniku měly nominální dobu průchodu hradlem 8 ns. Současné obvody mají tento parametr okolo 1 ns a je nutné již pečlivě volit propojení jednotlivých obvodů, aby nedocházelo ke zbytečným zpožděním signálu při průchodu spoji. Navíc zde přistupuje problém přizpůsobení výstupního a vstupního odporu hradel charakteristické impedanci spojů, jinak odrazy na koncích vedení mohou zcela znehodnotit přenášenou informaci. Proto se propojení jednotlivých pouzder pro extrémně rychlé systémy navrhuje většinou na počítačích a realizuje se pomocí vícevrstvových (6 - 14 vrstev spojů) plošných spojů. Aby zpoždění mezi obvody bylo co nejmenší, volí se velká hustota součástek, což vede ke značně tenkým spojům (šířka propojovacích čar okolo 0,l5 mm).

Největší zisk z rychlosti obvodů ECL dostaneme větší integrací těchto obvodů na jediném čipu, kde délka propojení jednotlivých hradel je v řádu setin mm. Např. 256 bitová ECL paměť má maximální dobu vybavení pouze 25 ns a používá se jako tzv. zápisníková paměť aritmeticko-logické jednotky velkých počítačů. Je možno říci, že obvody ECL jsou zatím nejrychlejší ze všech logických systémů, avšak jejich spotřeba i cena je relativně vysoká.

7.2.4.8 SystĂŠmy MOS/CMOS

Jednou z podmínek k opravdu masovému rozšíření mikroelektroniky je malá spotřeba zařízení, která umožňuje napájet přístroj z baterií. Možnost malé spotřeby otevřely logické systémy s tranzistory řízenými polem MOSFET a zejména systémy CMOS.

Základem systémů MOS je opět invertor, ovšem s tranzistorem řízeným elektrickým polem. Používají se tranzistory s indukovaným kanálem, které mají vhodnou polaritu tzv. prahového napětí. Prahové napětí U_p je napětí na řídicí elektrodě G (hradlu) tranzistoru, při kterém protéká transistorem určitý malý definovaný proud (např. 10 nA); tranzistor je při tom napájen definovaným napětím, např. 10 V. Je zřejmé, že v zájmu zjednodušení napájení zařízení je třeba, abychom tranzistor “zavřeli” napětím stejné polarity, jako je napětí zdroje. Tuto vlastnost mají právě MOS tranzistory s obohaceným kanálem. Invertor je možné realizovat s odporovou zátěží, jak je znázorněno na obr. 7.16.a, avšak z hlediska jednoduchosti technologie výroby je mnohem jednodušší realizovat zátěž pomocí dalšího tranzistoru MOS, jehož elektroda G je na pevném napětí U_G, které může být menší nebo rovno napětí zdroje E. Tato alternativa je na obr. 7.16.b.

obr. 7.16a

obr. 7.16b

Napájecí napětí bývá 12 V, což je dáno velikostí prahového napětí - okolo 4 V. Aby bylo možno snížit napájecí napětí, byla vypracována řada technologií, které snižují prahové napětí až na 1.5 - 2V (např. technologie MNOS, která pro izolací G elektrody užívá kombinace vrstev nitridu a kysličníku křemíku, technologie "silicon gate MOS", kde se pro ovládací elektrodu používá polykrystalický křemík obohacený bórem, technologie RMOS s molybdenovou ovládací elektrodou apod.). Kombinací MOSFETových spínačů je možné konstruovat jak hradlo NAND, tak hradlo NOR, jak ukazuje obr. 7.17.a, b.

obr. 7.17a

obr. 7.17b

Obvody s tranzistory MOS sice nevyžadují k ovládání prakticky žádný proud (kromě proudu nabíjejícího parazitní kapacity mezi řídicí elektrodou a kanálem), avšak v sepnutém stavu odebírají ze zdroje proud, který se bezúčelně tratí v zátěži. Významným krokem ke snížení spotřeby, umožněným zejména rozvojem technologie výroby integrovaných MOSových obvodů proto byla možnost realizace tranzistorů MOS s obohacenými kanály typu P a typu N na jediném čipu a tím i možnost realizace komplementárních MOSových obvodů (CMOS). Invertor CMOS se liší od invertoru typu MOS tím, že jeho zátěž je tvořena MOS tranzistorem opačné polarity a řídicí elektrody obou tranzistorů jsou spojeny. Prahová napětí jsou volena tak, aby při vstupním napětí rovném logické nule nebo jedničce byl vždy otevřen pouze jeden z obou tranzistorů. Tranzistory tak fungují prakticky jako spínače, které připínají výstup buď na napájecí napětí E, nebo k zemi. Je zřejmé, že pokud nezatěžujeme výstup takového obvodu, je jeho spotřeba v klidovém stavu prakticky nulová. Výstup obvodu má relativně velice malou impedanci v obou stavech (řádově stovky ohmů), což umožňuje propojovat jednotlivá pouzdra s obvody běžnou technikou tištěných spojů. Jednoduchost obvodů je umožňuje sdružovat ve značné hustotě na čipu a vytvářet tak obvody velké a extrémně velké integrace. Např. operační paměti počítačů se dnes vyrábějí téměř výhradně technologií MOS nebo CMOS (průměrná doba vybavení informace z paměti MOS je okolo 20-100 ns). Rovněž naprostá většina dnes vyráběných mikroprocesorů využívá systému MOS nebo CMOS. Jako příklad uvádíme na obr. 7.18.a,b hradla NAND a NOR v systému CMOS.

obr. 7.18a

obr. 7.18b

Je třeba ještě poznamenat, že ve skutečných obvodech MOS a CMOS je nutno chránit vstupní elektrodu před průrazem vysokým statickým napětím. Nejběžnější ochrana je pomocí Zenerovy diody, která je zapojena mezi substrát (normálně uzemněný) a řídící elektrodu. Tato dioda v normálním režimu nevede a otevírá se pouze dosáhne-li napětí na řídící elektrodě určité hodnoty. V integrovaném obvodu je ochrana nutná ovšem pouze pro vstup těch hradel, které jsou vyvedeny ven z pouzdra.

7.2.4.9 Logická hradla s třemi stavy

V některých případech při spojování výstupů hradel je výhodné používat tzv. třístavových logických členů, kdy vedle výstupních aktivních stavů na úrovni logické nuly a jedničky existuje ještě třetí stav, kdy výstup hradla je v podstatě od sběrnice odpojen (připojen ke sběrnici přes velkou impedanci). Tento stav umožňuje stejně jako hradlo s otevřeným kolektorem připojení výstupů hradel do jednoho bodu. Principiální zapojení třístavového hradla NAND je na obr. 7.19.

Vedle dvou aktivnĂ­ch vstupĹŻ A a B mĂĄ hradlo blokovacĂ­ vstup U_B. VybuzenĂ­m tranzistoru T₁ se uzavřou tranzistory T₃ aĹž T₅ a hradlo mĂĄ velkou vĂ˝stupnĂ­ impedanci.

obr. 7.19

---

---