5.5. Komparátory a elektronické spínače

../images/buton/menu.gif
Komparační zesilovač Elektronické spínače
   
5.5.1. Komparační zesilovač ../images/buton/menu.gif

Komparační zesilovač, neboli analogový komparátor se používá k porovnání dvou nebo více analogových napětí. Jedno z nich je obvykle konstantní, referenční Er a druhá napětí jsou vstupní proměnné (E1 až En ). Komparátor zjišťuje, zda součet napětí

../images/kap7/image209.gif

větší nebo menší než referenční napětí Er; jinými slovy je-li algebraický součet porovnávaných napětí menší nebo větší než nula. Zjištěný stav se vyjadřuje na výstupu ve dvou úrovních napětí:Při Es<Er je na výstupu jedna úroveň signálu a při Es>Er úroveň druhá. Jestliže přisoudíme jedné úrovni signálu hodnotu 0 a druhé hodnotu 1, pak je výstup vyjádřen ve dvojkové soustavě. Principiální schéma komparátoru je na obr. 5.26.

../images/kap7/4_22.gif

obr. 5.26

Hystereze v charakteristice komparátoru (na obr. 5.27 čárkovaná charakteristika), vznikne, jestliže zapojíme do obvodu neinvertujícího vstupu kladnou zpětnou vazbu, kterou v podstatě vytváříme z obvodu Schmittůtv trigger. Pro pochopení funkce Schmittova triggeru si nakreslíme operační zesilovač pouze s uvažovanou kladnou zpětnou vazbou (obr.5.28). Předpokládejme, že na vstup E1 přivádíme střídavé napětí, pak průběh napětí na vstupu a výstupu je znázorněn na obr. 5.27. Je-li napětí na výstupu operačního zesilovače v saturaci + Esat, je napětí E2s na neinvertujícím vstupu operačního zesilovače:

../images/kap7/4_23.gif

obr. 5.27

../images/kap7/4_24.gif

obr. 5.28

../images/kap7/4_25.gif

obr. 5.29

 

../images/kap7/image210.gif. (5.13)

Je-li napětí E1 menší než E2s je

 

Ei = E1- E2s < 0

a výstupní napětí

E0 = -A*Ei > 0.

Pro dostatečně velké Ei (v praktických případech je tato podmínka vždy splněna) je výstup operačního zesilovače v kladném saturovaném režimu, Eo = +Es.

V okamžiku, kdy Ei změní polaritu, tj. napětí E1 je větší než E2s, platí

Ei = E1- E2s > 0,

výstupní napětí operačního zesilovače má opačnou polaritu a pro dostatečně velké Ei je výstupní napětí v záporném saturovaném režimu, Eo= -Es.

Překlopení výstupních napětí z + Es na -Es nastane při velikosti vstupního napětí E1

E1 = R1/R2 Esat .

Obdobně pro záporné vstupní napětí nastane překlopení výstupních napětí z -Esat na + Esat pro vstupní napětí:

E1 = R1/R2*(-Esat). (5.14)

Obvod uvedený na obr. 5.28 představuje tedy napěťově řízený klopný obvod - Schmittův trigger, kde vstupním napětím jedné polarity, jehož velikost je určena vztahem (5.13) resp. (5.14), nastane překlopení z jednoho stavu do druhého a napětím opačné polarity, jejíž velikost je určena vztahem (5.13) resp. (5.14) překlopení zpět do stavu původního.

Rozdíl mezi oběma hodnotami vstupního napětí udává velikost hystereze a rovná se:

ΔE1 ≅ R1/R2*[(+Esat) - (-Esat)]

Komparátor na obr. 5.26 pracuje tedy v podstatě jako Schmittův trigger, kde maximum výstupního napětí je určeno diodovými omezovači. Velikost hystereze můžeme nastavit pomocí potenciometru a v případě, kdy kladnou zpětnou vazbu vyřadíme, pracuje obvod bez hystereze.

5.2 .Elektronické spínače

Ideální spínač má v sepnutém stavu nulový odpor a v rozepnutém odpor nekonečný. Statickým vlastnostem ideálního spínače se nejvíce blíží kontakty mechanického relé. Nevýhodou relé je relativně dlouhá spínací a rozpínací doba, která je v nejlepším případě řádu 1 msec. Proto se pro rychlé doby spínání řádu 1 μs a méně více využívají elektronické spínače s polovodičovými prvky.
Na rozdíl od ideálního spínače má elektronický spínač v sepnutém stavu nenulový odpor Rp a zbytkové napětí ΔEo, kdežto v rozepnutém stavu má konečný odpor RN a svodový proud JS.
Podle zapojení rozeznáváme seriové zapojení elektronického spínače, kdy je spínač zapojen do obvodu analogového signálu (obr. 5.30) a paralelní zapojení elektronického spínače, kdy je spínač zapojen paralelně mezi obvod analogového signálu a zem (obr. 5.31).

../images/kap7/4_26.gif

obr. 5.30

../images/kap7/4_27.gif

obr. 5.31

Pro seriový spínač je při sepnutém stavu tj. ovládacím signálu D = 1 na výstupu napětí:

../images/kap7/image217.gif

kde Rps je odpor seriového spínače v zapnutém stavu a Rz odpor zátěže. Chybové napětí je

../images/kap7/image218.gif

Pro Rps << Rz je ΔEo ≈ 0 a Eo ≅ E1 . V rozepnutém stavu spínače (D =0) je zbytkové (chybové napětí) na výstupu spínače:

../images/kap7/image219.gif,

kde RNS je odpor seriového spínače v rozepnutém stavu. Pro RNS >> Rz je ΔEo ≈ 0. Pro paralelní spínač (obr. 5.31) je při sepnutém stavu (D = 1) zbytkové výstupní napětí rovno

../images/kap7/image220.gif

kde Rpp je odpor paralelního spínače v sepnutém stavu. Pro

R >> Rpp

je Δ Eo ≈ 0.

Pro rozepnutý stav paralelního spínače (D = 0) je výstupní napětí Eo rovno:

../images/kap7/image221.gif

za předpokladu, že

../images/kap7/image222.gif,

kde RNp je odpor paralelního spínače v rozepnutém stavu.

Obvykle se v praxi využívá kombinace obou spínačů tzv. spínač serioparalelní. Seriově paralelní kombinace totiž nejlépe potlačuje vliv svodového proudu a odporu v rozepnutém stavu. Jako příklad použití serioparalelního spínače si uvedeme případ zapojení s operačním zesilovačem uvedeným na obr.5.32.

../images/kap7/4_28.gif

obr. 5.32

Pro D = 0 je spínač rozpojen a výstupní napětí za předpokladu Rpp << RNs (RNs je odpor seriového spínače v rozepnutém stavu a Rpp je odpor paralelního spínače v sepnutém stavu) se rovná:

../images/kap7/image223.gif.

Protože Rpp << R1, je

../images/kap7/image224.gif

To znamená, že výstupní napětí je proti případu zesilovače bez spínače menší o faktor (Rpp/RNs). Protože Rpp << RNs je |E0| << |E1|. Pro D = 1 je spínač sepnut; pak za předpokladu, že Rps << RNp (kde Rps je odpor seriového spínače v sepnutém stavu a RNp odpor paralelního spínače v rozepnutém stavu) platí

../images/kap7/image227.gif,

tj. napětí na výstupu operačního zesilovače se blíží případu, kdy je napětí E1 zapojeno přímo do vstupu invertujícího zesilovače s odpory R1 a Ro. Spínacími prvky mohou být buď unipolární nebo bipolární tranzistory. Jako příklad použití bipolárních tranzistorů je uveden serioparalelní spínač na obr. 5.33.

 

../images/kap7/4_29.gif

obr 5.33

( D a../images/kap7/image229.gifjsou řídicí logické signály spínače). Příklad použití unipolárních tranzistorů je uveden na obr. 5.34.

../images/kap7/4_30.gif

obr. 5.34


Další ... Analogové počítače