5.3.1. Analogová integrace

../images/buton/menu.gif
Režim počátečních podmínek Režim integrace Režim analogové paměti

Výstupní napětí integračního obvodu je úměrné časovému integrálu vstupního napětí tj.:

../images/kap7/image155.gif (5.10)

kde E10 je počáteční podmínka.

Se základním analogovým integračním obvodem jsme se setkali již v předešlé kapitole, kde je uveden na obr. 5.2b. V praxi je obvykle integrační obvod propojen tak, aby bylo možno zvolit tři pracovní režimy integračního obvodu. (Principiální zapojení je na obr. 5.12)

../images/kap7/4_8.gif

obr. 5.12

  • 1. Režim nastavení počátečních podmínek (sepnutý kontakt a ),
    rozepnutý kontakt b ).
  • 2. Režim integrace (sepnutý kontakt b , rozepnutý kontakt a ).

    3. Režim paměti (režim při rozepnutém kontaktu a i b ).

    V následujícím si probereme postupně všechny pracovní režimy integrátoru.

     

    1.1. Režim počátečních podmínek ../images/buton/menu.gif

    Pomocí tohoto režimu zavádíme počáteční podmínky před započetím integrace. Při sepnutém kontaktu a a rozepnutém kontaktu b platí pro operátor výstupního napětí vztah:

    ../images/kap7/image156.gif

    který si můžeme upravit na tvar:

    ../images/kap7/image157.gif

    kde ../images/kap7/image158.gif a ../images/kap7/image159.gif.

    Průběh výstupního napětí Eo po sepnutí kontaktu a , je uveden na obr. 5.13. Po určité době, prakticky za dobu t ~10 τ, dosáhne v tomto režimu výstupní napětí hodnoty:

    ../images/kap7/image160.gif ,

    která určuje počáteční podmínku před započetím integrace.

    ../images/kap7/4_9.gif

    obr. 5.13

    1.2. Režim integrace ../images/buton/menu.gif

    Při sepnutém kontaktu b a rozepnutém kontaktu a je výstupní napětí v čase t podle vztahu (5.10) rovno:

    ../images/kap7/image161.gif ,

    kde k = 1/RC

    přičemž hodnota t = 0 se přiřazuje okamžiku sepnutí kontaktu b a rozepnutí kontaktu a.

    1.3. Režim analogové paměti ../images/buton/menu.gif

    V režimu paměti jsou kontakty a  i   b rozpojeny a kondenzátor se vybíjí přes vstupní a výstupní odpor zesilovač; zároveň se však nabíjí výstupním napětím generovaným průchodem vybíjecího proudu vstupním obvodem zesilovače. Schematicky je situace znázorněna na obr. 5.14.

    ../images/kap7/4_10.gif

    obr. 5.14

    Z Kirchhofových zákonů je pro obvod na obr. 5.14 napsán vztah:

    ../images/kap7/image162.gif

    kde Ic je proud kondenzátorem. Dosazením za

    E0 = -EiA,

    kde A je zesílení operačního zesilovače, obdržíme:

    ../images/kap7/image164.gif,

    a protože

    Ei = IcR,

    je ../images/kap7/image166.gif,

    což je rovnice vybíjení kondenzátoru o kapacitě C přes odpor Ri(1+A) tak, že časová konstanta vybíjení je:

    τ = Ri(1+A)C,

    Jestliže uvažujeme například R= 1MΩ, C = 1μF, A = 108, je časová konstanta vybíjení analogové paměti τ ~ 108 s, zatímco při prostém vybíjení kondenzátoru o kapacitě C = 1 μF přes odpor R = 1MΩ je časová konstanta τ = 1 s.


    Další ... Analogová derivace